Referencia: ¿Qué viene después de FinFETs?
Actualmente, la industria de los semiconductores está haciendo una transición importante de los transistores planos convencionales a los finFET a partir de 22 nm.
La pregunta es ¿qué sigue? En el laboratorio, IBM, Intel y otros han demostrado la capacidad de escalar finFETs hasta 5 nm aproximadamente. Si o cuando los finFETs se agotan, no hay menos de 18 candidatos diferentes de próxima generación que algún día podrían reemplazar los transistores finFET basados en CMOS de hoy.
- ¿Qué invento ha causado más daño al medio ambiente?
- ¿Qué combinación correcta de talento innato, experiencia tecnológica, formación académica e inversión necesita para que alguien pueda innovar? Inspiración para la pregunta: Elon Musk
- ¿Cuál es la nueva tecnología inventada después de FinFET?
- ¿Qué opinas sobre Pilot, un nuevo traductor de idiomas para auriculares?
- ¿Microsoft continúa progresando e innovando a la 'Velocidad del Pensamiento' según las instrucciones del Presidente Bill Gates?
Pero incluso las grandes empresas con mucho dinero no tienen el tiempo ni los recursos para trabajar en todas las tecnologías. “No podemos elegir 18”, dijo Mike Mayberry, vicepresidente y director de investigación de componentes en el Grupo de Tecnología y Fabricación de Intel Corp. “Desarrollaremos solo unos pocos”.
Mayberry dijo que los posibles ganadores y perdedores en la carrera de transistores de próxima generación estarán determinados por el costo, la capacidad de fabricación y la funcionalidad. “El mejor dispositivo es el que puedes fabricar”, dijo.
De hecho, la industria de IC ya está eliminando a los candidatos. En 2005, Semiconductor Research Corp. (SRC), un consorcio de chips de I + D, lanzó la Nanoelectronics Research Initiative (NRI), un grupo que está investigando dispositivos futuristas capaces de reemplazar el transistor CMOS en el período de 2020. Las compañías miembros de NRI incluyen GlobalFoundries, IBM, Intel, Micron y TI.
Hasta ahora, el NRI se ha reducido e identificado a un puñado de contendientes serios: nanocables de silicio, transistores de efecto de campo de túnel (TFET), nanotubos de carbono, dispositivos de grafeno y transistores de efecto de campo de pseudo-giro bicapa ( BiSFETs).
Todavía es demasiado pronto para determinar qué candidato a transistor futuro prevalecerá, dijo Steven Hillenius, vicepresidente ejecutivo de la SRC. “Todavía no hay consenso”, dijo Hillenius, “pero hemos pasado de 20 dispositivos potenciales a menos de 10”.
El finFET y más allá
Por ahora, la industria está confiando en el transistor finFET para permitir el escalado de IC en el futuro previsible. El pensamiento actual es que el finFET de hoy probablemente escalará al menos dos generaciones hasta 10 nm, dijo Subramani Kengeri, jefe de arquitectura de tecnología avanzada de GlobalFoundries. Luego, a 7 nm, la industria está buscando finFET de próxima generación basados en III-V u otros materiales para proporcionar un impulso de movilidad, dijo Kengeri. Es demasiado pronto para predecir un ganador, ya que “no se ha resuelto nada”, agregó.
De hecho, el futuro está nublado a más de 10 nm. De acuerdo con la hoja de ruta ITRS de 2011, hay una variedad vertiginosa de opciones de transistores de próxima generación en la mesa: aletas de reemplazo de canal III-V, FET de nanotubos de carbono, FET de nanofibras de grafeno, FET de nanocables, FET de túnel, FET de giro, IMOS, puerta negativa FET de capacitancia, interruptores NEMS, interruptores atómicos, FET MOTT, dispositivos de onda de giro, lógica nanomagnética, FET excitónicos, BiSFET, puerta lógica de mayoría de torque de giro y toda la lógica de giro.
Los candidatos futuristas probablemente requerirán nuevos materiales, flujos de fabricación y metodologías de diseño. En el SRC, hay un criterio básico para ayudar a reducir el campo de juego: “Las nuevas estructuras prometedoras son las que puede poner en el flujo de fabricación actual. Los nuevos materiales se usarían junto con lo que estamos usando ahora ”, dijo Hillenius de SRC.
Por esa razón, un candidato a transistor se ha convertido en el favorito en la carrera. “En este punto, el túnel FET parece la mejor opción”, dijo Chenming Calvin Hu, profesor de microelectrónica en la Universidad de California en Berkeley. Usando materiales III-V para los canales, los TFET podrían potencialmente extender CMOS. Reclamando ocho veces el rendimiento de los MOSFET de hoy en día, los TFET permiten una pendiente inferior al umbral más pronunciada de menos de 60 mV / década. En TFET, se crea una barrera de túnel en el contacto del canal fuente para aumentar la corriente de accionamiento del transistor.
“Es probable que la industria se quede con finFETs o tri-gates para los nodos de 22nm y 14nm. Es probable que la introducción más temprana de MOSFET III-V sea en el nodo de 10 nm. Esto implica que los TFET III-V aparecerán antes del nodo tecnológico de 7 nm ”, dijo Suman Datta, profesor de ingeniería eléctrica en la Universidad Estatal de Pensilvania.
En el laboratorio, Intel ha mostrado TFET basados en materiales III-V como InGaAs. “Penn St. y Notre Dame han podido usar uniones de túneles de brecha escalonada y rota en TFETs In (Ga) As / Ga (As) Sb para demostrar la competencia competitiva en dispositivos experimentales. Todos estos TFET han sido demostraciones de n canales. Se ha trabajado muy poco hacia los TFET de canal p y el siguiente desafío sería la demostración de TFET de canal p de conmutación empinada para la lógica TFET complementaria ”, dijo Datta.
“La mayor barrera es la introducción de semiconductores compuestos III-V dentro de un fab de silicio de última generación. Las islas III-V deben cultivarse selectivamente en sustratos de 300 mm, o en ese momento en sustratos de 450 mm, con un recuento bajo de defectos utilizando una técnica de fabricación de alto volumen “, dijo Datta.
Además de los TFET, los nanocables de silicio también podrían clasificarse como “una extensión del finFET”, dijo Gary Patton, vicepresidente del Centro de Investigación y Desarrollo de Semiconductores de IBM. Los transistores de efecto de campo de nanocables de silicio (FET) son estructuras en las que el canal convencional se reemplaza con pequeños nanocables.
Los nanocables también permiten lo que se considera la solución definitiva en la industria de CI: los finFET de puerta de acceso (GAA). Los FET de GAA pueden tener dos o más puertas, que están envueltas por un canal de nanocables. En un artículo reciente, la Universidad de Harvard y la Universidad de Purdue demostraron un MOSFET III-V completo. El dispositivo en sí cuenta con 1, 4, 9 o 19 canales de nanocables. Uno de los pasos clave de fabricación es un proceso de liberación controlada, que se utiliza para formar los canales de nanocables InGaAs.
“Es probable que veamos dispositivos GAA dos o tres generaciones después de la tecnología tri-gate / finFET”, dijo Jiangjiang Gu, Ph.D. candidato en el Departamento de Ingeniería Eléctrica e Informática de Purdue. “El mayor desafío para los dispositivos GAA con canales III-V es cómo fabricar nanocables ultra pequeños con superficies de alta movilidad y bajas densidades de trampa de interfaz mediante una tecnología de arriba hacia abajo. Otros desafíos incluyen cómo formar contactos de baja resistencia para estos nanocables y cómo reducir las variaciones de los dispositivos GAA “.
Nanotubos de carbono y grafeno
TFET, FET de nanocables y GAA son posiblemente las extensiones más directas a CMOS. Otras dos opciones, los nanotubos de carbono y los dispositivos basados en grafeno, son enfoques prometedores pero más exóticos. Los nanotubos de carbono se cultivan en obleas completas y se alinean en una dirección. Posteriormente se transfieren a un sustrato objetivo varias veces. IBM, por su parte, ha demostrado nanotubos de carbono de menos de 10 nm.
Los FET de nanotubos de carbono (CNFET) son “el único FET que se proyecta que supere el objetivo ITRS del nodo de 11 nm”, dijo HS Philip Wong, profesor de ingeniería eléctrica en la Universidad de Stanford, en un artículo reciente. Los CNFET, según Wong, enfrentan tres desafíos principales: densidad alineada; dopaje estable de tipo p y n en la misma oblea; y metal de baja resistencia al contacto a longitudes de contacto cortas.
En contraste, el grafeno se compone de láminas planas de un átomo de espesor, que se empaquetan en estructuras de celosía de cristal de panal. La tecnología es costosa y difícil de poner en fabricación. Y no tiene un intervalo de banda, lo que significa que no se puede apagar en un sistema.
Aún así, hay interés en utilizar el grafeno como material de reemplazo de canales. IBM, por su parte, está buscando aplicaciones analógicas y de RF para FET de grafeno (GFET). La compañía ha demostrado un GFET que funciona a 155 GHz con longitudes de canal de 40 nm.
En otro enfoque, la Universidad de Texas en Austin ha estado desarrollando el BiSFET, que se dice que tiene un consumo de energía 1,000 veces menor que el CMOS. En este dispositivo, una capa de grafeno de tipo p y una n están separadas por una barrera de túnel dieléctrico. Cada capa de grafeno tiene un contacto metálico y está acoplada electrostáticamente a un electrodo de puerta.
“El dispositivo todavía está en una fase de I + D. Si bien teóricamente hemos demostrado que debería funcionar, todavía estamos luchando por demostrar la funcionalidad en el laboratorio. Entonces, en este punto, es prematuro pensar en la producción a gran escala ”, dijo Sanjay Banerjee, profesor de ingeniería eléctrica e informática y director del Centro de Investigación de Microelectrónica de la Universidad de Texas en Austin.
Los investigadores también están estudiando otras tecnologías. Por ejemplo, toda la lógica de giro (ASL) está ganando interés. ASL usa imanes para representar datos binarios no volátiles, mientras que la comunicación entre imanes se logra utilizando corrientes de espín.
A pesar de la investigación prometedora para la lógica de giro y otros dispositivos futuristas, la industria enfrenta muchos desafíos para encontrar el candidato adecuado. “La predicción de lo que está por venir está llena de peligros, ya que nuestra capacidad de ver depende de dónde y cómo nos veamos”, dijo Mayberry de Intel.
