¿Cuáles son algunos lenguajes c-to-gates de última generación?

Si por “estado del arte” se refiere a la corriente principal, entonces no hay ninguno. A menos que para fines académicos, recomiendo tener cuidado antes de comenzar un diseño comercial con una de estas herramientas.

Los intentos de construir bibliotecas HDL C / C ++ y las herramientas correspondientes se han realizado de manera constante en los últimos 15-20 años. Todos han fallado por una razón muy simple: las principales compañías de CAD, a saber, Synopsys Cadence y MentorGraphics, no han adoptado este enfoque en sus herramientas / flujos de CAD. No lo han hecho, IMO, por una buena razón: la industria, en su conjunto, no ha visto una buena razón para alejarse de Verilog y VHDL, que son HDL perfectamente buenos.

Modelar el hardware usando un HDL, y sintetizarlo en una lista de nivel de puerta, son solo dos procesos en una cadena muy larga de procesos necesarios para sacar un IC de la puerta fabulosa. Un flujo de IC moderno requiere muchos más procesos que están directamente conectados con el modelo RTL de hardware y, por lo tanto, requieren la capacidad de analizarlo y “comprenderlo”: linting, verificación de equivalencia, verificación utilizando metodologías estándar de la industria (es decir, UVM / OVM, etc.), co -simulación con IP de verificación estándar, integración con IP de diseño estándar, síntesis de islas multi-Vt, sincronización de reloj, síntesis física, por nombrar algunas. Todos estos procesos generalmente requieren herramientas CAD estándar de la industria, que solo leerían su diseño si se implementa en Verilog, VHDL (y, en cierta medida, las opciones de diseño de SystemVerilog).

Si intentó implementar un IC con uno de los HDL C, no es probable que encuentre herramientas CAD para implementar todos los procesos anteriores, por lo que terminará teniendo que construir sus propias herramientas CAD personalizadas o dejará de funcionar Algunos procesos críticos. Es posible que estas desventajas superen cualquier ventaja que pueda encontrar con HDL alternativos

No hay buenas maneras de diseñar hardware en C. Es el mismo problema que describir cualquier procesamiento paralelo en C / C ++, el lenguaje no tiene construcciones para ello. Tengo un proyecto de código abierto para arreglar eso.

http://parallel.cc

Intentos realmente malos de usar C / C ++ estándar (como SystemC), se interponen en el camino de hacerlo correctamente.

El problema se solucionará cuando los programadores y los diseñadores de hardware lleguen a la misma página con una metodología FSM asíncrona que funcione tanto para el diseño de hardware como para la programación heterogénea de muchos núcleos (no SMP).