Ya terminó, en realidad.
La mayoría de la gente piensa en la ley de Moore como “la densidad del transistor sigue aumentando” (ver otras respuestas también). En esa forma todavía es cierto, pero predictivamente es súper débil.
La formulación original de Moore, 1965: “La complejidad de los costos mínimos de los componentes ha aumentado a un ritmo de aproximadamente un factor de dos por año . Ciertamente, a corto plazo, se puede esperar que esta tasa continúe, si no aumenta. A largo plazo, la tasa de aumento es un poco más incierta, aunque no hay razón para creer que no se mantendrá casi constante durante al menos 10 años “.
- ¿Cuáles son las ventajas y limitaciones del uso de la tecnología para ayudar a la prestación de servicios públicos?
- ¿En qué países se fabrican los teléfonos inteligentes de Samsung?
- ¿Qué tecnología aumentó la calidad de vida más?
- Cómo aumentar la velocidad de mi teléfono
- ¿Se puede enviar un correo electrónico al móvil sin conexión a Internet, cómo funciona y qué tecnología es?
La ley real de Moore fue acuñada en los años 70 por Carver Mead, quien aumentó el tiempo que lleva duplicar la complejidad a dos años .
De acuerdo, durante bastante tiempo la dimensión asociada con la tecnología de semiconductores disminuyó cada generación (cada 18-24 meses) aproximadamente en un factor de 0.7. Ese número refleja el tamaño de característica más pequeño (longitud): en una nueva generación, sería el 70% de la generación anterior. Cuadra eso para el área, y obtienes 0.49 – mismos transistores en la mitad del espacio. Todo bien.
¿Qué ha estado sucediendo últimamente?
El tamaño de característica más pequeño no es lo que solía ser. En los viejos tiempos, si la gran mayoría de los transistores son del mismo tamaño, entonces si la característica más pequeña se reduce (generalmente la distancia entre la fuente y el drenaje), el transistor se reduce por el mismo factor, y puede meter más en el mismo dado .
Sin embargo, en estos días es mucho más complejo que eso. Los transistores no son todos del mismo tamaño, tienen formas extrañas (mucho más 3D), y el salto entre tecnologías no necesariamente da el factor 2x.
¿Ves lo delgada que es la puerta o las aletas en FinFET? Esos serían los tamaños de características más pequeños. A diferencia de los buenos tiempos (imagen de arriba), reducir la puerta no reducirá el tamaño total del transistor por el mismo factor, porque los transistores son bastante largos (por necesidad).
El tamaño de una celda de memoria típica sería una comparación más justa en estos días, pero incluso eso es un problema porque no todas las celdas en un chip serán del mismo tamaño (área). En cualquier caso, los fabricantes se adhieren al “tamaño de característica más pequeño” para la continuidad histórica.
De hecho, Intel en estos días afirma que su proceso de 14 nm es equivalente a los 10 nm de la competencia . Considero que Intel es el fabricante de semiconductores más honesto en este aspecto particular.
Si estamos siendo pedantes, los transistores en estos días tampoco son lo que solían ser: tienen fugas (en cuanto a potencia) y no son confiables. Necesita más transistores (en términos de conteo) para hacer lo mismo.
Se necesitan más de dos años para una nueva tecnología. En realidad, el tiempo entre dos pasos está aumentando. Lo siguiente está tomado de Intel anuncia los resultados del cuarto trimestre de 2017 y del año fiscal 2017
¿Ves cómo las iteraciones tardan más y más? Intel ha estado haciendo 14nm durante más de 3 años … Ok, tal vez los 10nm se hayan retrasado por Specter & co, pero no obstante, es una tendencia a la baja.
Pero, pero, los competidores están lanzando 7 nm en 2018 , se podría estar diciendo. Bueno, mira el punto anterior.
Finalmente, el costo es una perra.
Recuerde, la ley dijo algo sobre los costos mínimos de los componentes? Como resultado, el costo de fabricación a ~ 14 nm es considerablemente más alto que a 28 nm:
“Pero quizás el mayor problema es el costo. Según Gartner, el costo promedio de diseño de CI para un dispositivo de 28 nm es de aproximadamente $ 30 millones. En comparación, el costo de diseño de IC para un SoC de rango medio de 14 nm es de aproximadamente $ 80 millones. “Agregue un 60% adicional (a ese costo) si se incluyen el desarrollo de software integrado y los costos de máscara”, dijo Wang de Gartner “.
Lanzamiento de FinFET más lento de lo esperado
No solo los costos son una locura, sino que siguen aumentando con cada generación. Muchas cosas pueden salir mal cuando el tamaño de la característica, 10 nm, es de aproximadamente ~ 19 elementos de red.
Silicio y Germanio
