¿El chip de aprendizaje automático Nervana es un ASIC?

Hay un montón de personas que hacen máquinas para el “aprendizaje profundo” y otras personas que trabajan en máquinas para ejecutar los resultados de dicho aprendizaje (quizás redes neuronales).

Las personas con las que he hablado recientemente están haciendo máquinas para TensorFlow, una está usando procesadores que no son de Von-Neumann a 8GHz.

Dado que estas máquinas están dirigidas a un uso particular, son esencialmente específicas de la aplicación, por lo que los ASIC.

Un problema es que pocas personas saben cómo construir procesadores no específicos para tareas altamente paralelas (/ muchos puntajes), por lo que terminan usándolos en conjunto con (digamos) Xeons para ejecutar cosas del sistema operativo.

Hay formas de programar manycore (http://parallel.cc), pero admitir todo el código antiguo es un problema (otras) que las personas aún no han resuelto, por lo que la ruta del coprocesador es la norma. Lo mismo ocurre con GP-GPU que han existido por un tiempo, y Xeons con FPGA.

El motor Nervana (disponible en 2017) es un circuito integrado de aplicación específica (ASIC) diseñado a medida y optimizado para el aprendizaje profundo. Tecnología: Motor Nervana – Nervana

Estaba listo para darles crédito por estar por encima de la definición habitual de un circuito integrado específico de la aplicación (Wikipedia), sin embargo, lo anterior es una cita directa de su sitio web.

Realmente no lo sabemos. Pero la prensa dice que habrá un chip independiente este año, y luego una versión integrada en la próxima iteración de Xeon Phi más adelante. Vea aquí: Intel anuncia un importante impulso de inteligencia artificial con el próximo Knights Mill Xeon Phi, silicio personalizado – ExtremeTech