La lógica activa-baja tiene una larga historia. Mire los recuerdos de la década de 1970 en adelante, y verá los pines [math] \ overline {\ texttt {CS}} [/ math] y [math] \ overline {\ texttt {OE}} [/ math]. [matemática] \ texttt {CS} [/ matemática] significa Selección de chip, y [matemática] \ texttt {OE} [/ matemática] significa Activación de salida. La línea sobre ella significa que la señal está invertida.
Las compuertas TTL, por ejemplo, hacen un mejor trabajo al hundir un 0 que conducir un 1. Por ejemplo, la típica [matemática] I_ {OL} [/ matemática] para una compuerta de la serie 74LS puede ser tan alta como 20 mA, mientras que [matemática ] I_ {OH} [/ math] puede ser inferior a 1 mA. Por ejemplo, esta puerta 74LS04 en particular tiene [matemática] I_ {OH} = 0.4mA [/ matemática] y [matemática] I_ {OL} = 16mA [/ matemática].
CMOS es similar, aunque quizás menos marcado. Las puertas CMOS están hechas de transistores NMOS y PMOS.
- ¿Qué alternativas a la informática basada en silicio (excepto la informática cuántica) existen hoy en desarrollo, o al menos teóricamente?
- ¿Qué piensan los investigadores del aprendizaje automático del enfoque de "un modelo para aprenderlos a todos"?
- ¿Por qué la PNL consume tanta memoria?
- ¿Cómo es CS en HBTU Kanpur?
- ¿Herman Cain entiende conceptos como la abstracción, el almacenamiento en caché, etc. ya que tiene un título en informática?
El transistor NMOS es responsable de tirar de una salida a 0, mientras que el transistor PMOS es responsable de tirar de la salida a 1. Los transistores NMOS tienen menor resistencia de canal que un transistor PMOS de la misma geometría. El resultado es que los transistores NMOS pueden llegar a 0 más rápido que sus contrapartes PMOS a 1, dado el mismo ancho de canal. (Puede reducir la resistencia del canal de un transistor PMOS ampliándolo; sin embargo, eso agrega más capacitancia de compuerta, lo que lo ralentiza por esa razón).
Por lo tanto, para una señal de alto despliegue, como una señal de habilitación, hay una ventaja potencial de hacerla activa-baja.
EDITAR: Después de una búsqueda rápida en la web, encontré este excelente conjunto de notas sobre el diseño de la puerta CMOS. En estas notas, dan un ejemplo de un inversor y muestran lo que sucede con el retraso de propagación de una puerta, así como sus tiempos de transición alta / baja a medida que varía las relaciones de las puertas NMOS y PMOS.
(El diagrama proviene del ejemplo 5.7 en el documento vinculado).
Aquí, [math] \ beta [/ math] es la relación entre los anchos de compuerta PMOS y NMOS, [math] t_ {pLH} [/ math] es el tiempo para una transición de 0 a 1, y [math] t_ {pHL } [/ math] es el tiempo para una transición de 1 a 0. [math] t_p [/ math] es el retraso general de propagación de la puerta. La puerta en este ejemplo tiene la [math] t_p [/ math] general más baja alrededor de [math] \ beta = 1.9 [/ math]. En ese punto de diseño, puede ver que [matemáticas] t_ {pHL} <t_ {pLH} [/ matemáticas], que es el punto que estaba tratando de hacer.
