¿Se utiliza hoy la Emitter Coupled Logic?

Sí, el principio ECL se usa hoy

Se ideó ECL que se basa en el par acoplado por el emisor. Para el detalle que se muestra en la figura anterior.

Se muestra en la figura que dejó la mitad del par que tiene dos transistores de entrada conectados en paralelo T1 y T2. Y se utiliza la entrada NOR Logic.

Se muestra en la figura que a la derecha T1 y T2 se proporciona el transistor T3 cuyo voltaje basado está fijado por una fuente de voltaje de referencia.

En divisor de voltaje verde claro sombreado con compensación térmica de diodo (R1, R2 y D1, D2) Y también seguidor de emisor de amortiguación.

El voltaje del emisor se mantiene relativamente http://steady.Re es la resistencia del emisor común que funciona como fuente de corriente.

El voltaje de salida de la carga del colector aquí se desplaza a las resistencias Rc1 y Rc3. El transistor del emisor T4 y T5 lo amortigua a las salidas inversoras y no inversoras.

Aquí se muestra en la figura que el registro de salida del emisor es Re4 y Re5. Estos dos no existen en todo el proceso de la ECL.

A veces, la resistencia de 50 ohmios está conectada entre bases.

¿Cómo funciona la lógica acoplada al emisor?

Principio de funcionamiento de la lógica acoplada por emisor (ECL)

Ahora hablemos de

Principio de funcionamiento de la lógica del emisor acoplado.

La lógica de acoplamiento del emisor es la lógica de conmutación más rápida entre toda la familia de lógica de conmutación.

También se conoce como lógica de modo actual (CML)

La lógica acoplada al emisor también se llama CML debido a que en la operación ECL se usa la conmutación de corriente.

Tiene corriente de emisor polarizada fija.

cuyo valor aproximado es Ie = 3mA

su ruta es de 1 terminal colector a otro terminal del transistor.

Y depende del nivel lógico de entrada de aplicación.

En el circuito ECL suman dos transistores.

Q1 y Otro es Q2 para la porción del amplificador diferencial del inversor http://circuit.en el terminal base del transistor Q2 aplicamos el voltaje de referencia + Vref Y En el terminal base del transistor Q2 aplicamos voltaje de nivel lógico de entrada.

Aquí Vi = -1.7 v que indica que la lógica 0 en el terminal de entrada o el terminal base del transistor.

Es decir, fluye a través del terminal del colector del transistor Q2 para la lógica 0.

Ahora aplicamos la lógica 1 en el terminal de entrada, luego Ie fluye a través del terminal colector del transistor Q1.Su ruta de flujo depende del nivel lógico de entrada.

para un artículo de noticias detallado sobre lógica acoplada por emisor

Lógica acoplada al emisor – familia ECL