¿Hay interés o investigación en la CPU sin reloj?

¿El diseño lógico asíncrono realmente tiene futuro? por
Shekhar Borkar, miembro de Intel y director de Circuit Research, Microprocessor Research Lab, Intel Corp., Hillsboro, Ore.

El debate de diseño síncrono vs. asincrónico estalla de vez en cuando, generalmente cuando una minoría vocal jura por diseño asincrónico, a menudo afirmando que el diseño asincrónico ofrece un mayor rendimiento, menor potencia, o ambos, principalmente con argumentos y sin ninguna evidencia de apoyo. [ Pero ] para usar un diseño asincrónico en una plataforma, tendrá que hacer que toda la plataforma sea asincrónica. El hardware de interfaz, la memoria y la lógica de pegamento de soporte tendrán que ser asíncronos; La lógica asincrónica de calzar zapatos en una plataforma sincrónica será ineficiente, si no prácticamente imposible.

El encanto de un desafío de diseño de lógica sin reloj lo convierte en una oportunidad atractiva. Los desafíos mencionados en el artículo de Intel incluyen la falta de herramientas de diseño asistidas por computadora que lo hacen doblemente desafiante.

Es muy posible que los cambios tecnológicos profundos, como el dominio de los dispositivos de mano, el Internet de las cosas o la computación cuántica con arquitectura de tubería de la estufa, proporcionen una base para que la industria se vuelva a enfocar hacia un cambio radical. Por ahora, el status quo parece la llamada.

Sí, pero nada de eso está muy extendido en este momento. El aspecto de baja potencia de las CPU asíncronas es una historia convincente. Si bien el procesamiento de datos puede ser más rápido en forma asíncrona, requiere diferentes principios de diseño para garantizar resultados confiables. Ese es probablemente el mayor obstáculo.

El diseño más exitoso hasta el momento es el greenarrays GA144 de GreenArrays, Inc.. Requiere un nuevo paradigma de programación y tiene una versión personalizada de Forth diseñada para eso. Puede atacar problemas con grandes cantidades de paralelismo (144 núcleos que funcionan en una cuadrícula) y potencia minimizada (el requisito de potencia más bajo vendrá de la lógica reversible, pero ese es un tema para otra pregunta). Los trabajos se miden en picojulios en un GreenArrays. Esa baja potencia no es realmente un concepto para CPU síncronas.

Como dije antes, el software es el mayor obstáculo para los cambios en el hardware hoy. Nuestras arquitecturas de procesadores Intel y ARM están altamente optimizadas en paralelo con C en las últimas décadas. A medida que los tamaños de las características han disminuido, estos chips se han convertido en los chips de baja potencia y alto rendimiento de la actualidad. Con velocidades máximas de reloj para estos diseños, la complejidad ha aumentado para seguir mejorando el procesamiento. En este punto, nos estamos acercando a un pináculo de eficiencia para este camino. Más allá del futuro cercano, nuestra forma de desarrollar software tendrá que cambiar para los principales avances de hardware. Creo que asíncrono está en el siguiente camino, pero no de inmediato.

Sí, esto se llama diseño asincrónico. Quitar el reloj reduciría enormemente la energía y liberaría mucho espacio extra.

La desventaja es que hacer un diseño asincrónico es extremadamente difícil.