El chip ZYNQ es un chip xilinx con un procesador de corteza 9 de doble núcleo duro, un montón de interfaces periféricas cableadas y un millón de puertas o más de tela fpga. Puede ejecutarlo solo con el procesador, o encender el fpga durante el tiempo de ejecución y usar una lógica personalizada para acelerar su sistema.
Creo que he oído que algunos fpgas le permiten cortar la tela en un par de trozos y puede apagar trozos que no necesita. Nunca he usado esa característica.
Xilinx generalmente coloca una cantidad de árboles de reloj en sus chips, por lo que si tiene un núcleo que no usa mucho, podría codificarlo con alguna lógica que apague el reloj cuando no esté en uso. Y el software xilinx debería poner ese bloque en su propio árbol y permitirle apagarlo cuando no esté en uso.
- ¿Cuáles son algunos ejemplos de seguridad de sistemas integrados?
- ¿Cómo se crea un firmware?
- ¿Cuál es la diferencia entre una instrucción y una directiva en lenguaje ensamblador?
- ¿Qué es un microcontrolador?
- ¿Cuál es el tipo de onda de salida de un oscilador que se proporciona como entrada al microcontrolador (es decir, si la onda sinusoidal o la onda cuadrada es enviada por el oscilador al microcontrolador)?
El consumo de energía proviene de la velocidad de conmutación del reloj y la corriente de fuga, por lo que apagar los relojes ahorrará algo de energía, pero no toda. Los Fpga tienen mucha lógica en ellos que le dan mucha corriente de fuga y solo hay mucho que puede hacer.
Si la potencia extremadamente baja es un requisito de diseño importante, es posible que deba cambiar a un diseño asic y pagar la NRE.
