BLOQUES DE BLOQUEO DE FASE: Sin entrar en muchos detalles, se usa un bucle de bloqueo de fase para generar las frecuencias altas usando los osciladores básicos de baja frecuencia presentes físicamente en el chip Embebido. por lo general, multiplica la frecuencia base (en oscilador de chip o externo) según el factor admitido por el chip.
si el oscilador en chip es de 4Mhz, se supone como frecuencia base
por ejemplo: PLL_4 = 4 * frecuencia base, es decir, 16 Mhz
- ¿Cuáles son las oportunidades de carrera en sistemas embebidos?
- ¿Cómo se implementan los puntos de observación de hardware en gdb?
- ¿Qué proyecto incrustado puedo hacer en Internet de cosas como principiante?
- ¿Cuál es la diferencia entre la instrucción de salto y llamada en 8051?
- Sistemas embebidos: ¿Cuáles son las restricciones físicas al construir un proyecto?
Por lo tanto, proporciona frecuencias altas de reloj estables y nítidas para operaciones periféricas más rápidas, como la obtención de datos o el funcionamiento de temporizadores con resoluciones muy bajas.
La principal ventaja de usar PLL es:
- operaciones periféricas más rápidas, como acceso de lectura / escritura para EEPROM
- Temporizadores de baja resolución
- Generando PWM más preciso.
- Proporcionar diferentes opciones para configuraciones de reloj al desarrollador, para hacer un uso eficiente de los recursos disponibles.
